Sistemas Digitais · Ibmec RJ

Cap. 9 — Memória:
Células Binárias e Flip-Flops

leitura ~30 min Prof. Clayton J A Silva Rev 2026.1

Objetivos de aprendizagem

  • Definir célula binária (latch) e seus quatro estados de operação (repouso, set, reset, ambíguo)
  • Analisar o funcionamento do latch NAND a partir de condições iniciais
  • Diferenciar latch de Flip-Flop pela presença do sinal de clock
  • Comparar o comportamento dos Flip-Flops SR, JK, D e T

Conceito de memória

A memória é um elemento essencial para o funcionamento dos sistemas sequenciais. As saídas dos circuitos sequenciais dependem da entrada em um determinado instante e das saídas relativas às entradas passadas — feedback.

memória

Dispositivo no qual valores binários podem ser armazenados ou retidos até que seja comandada a substituição do valor atual por um novo valor.

Os dispositivos de memória normalmente tratados são os mais complexos, como RAM, ROM etc. Aqui trataremos da unidade mais elementar dessas memórias: a célula binária ou latch.

A célula binária é um circuito sequencial elementar que possui a capacidade de armazenar 1 bit.
Célula binária com portas NAND

Fig. 9.1 — Célula binária com portas NAND

A célula possui uma entrada SET e uma entrada CLEAR (ou RESET). Como o circuito é construído com portas NAND, as entradas são ativas em nível baixo (0):

Estados das entradas SET e CLEAR

REPOUSO
SET=1, CLEAR=1

Nenhum efeito sobre a saída. Q e Q̄ permanecem com os valores anteriores.

RESETAR
SET=1, CLEAR=0

Q=0 e Q̄=1, permanecendo 0 mesmo que CLEAR retorne a 1.

SETAR
SET=0, CLEAR=1

Q=1 e Q̄=0, permanecendo 1 mesmo que SET retorne a 1.

AMBÍGUO
SET=0, CLEAR=0

Saída instável — tenta-se resetar e setar o latch simultaneamente.

Análise do funcionamento do latch

A análise de circuitos sequenciais sempre requer admitir uma condição inicial, em virtude da existência de memória.

Estado de repouso

Célula binária em repouso

Fig. 9.2 — Latch em repouso: condições iniciais Q=0 (a) e Q=1 (b)

Estado "setado"

Condição inicial 1 — SET=CLEAR=1, Q=0:

Célula binária setada - primeira condição inicial

Fig. 9.3 — Latch setado, Q inicial = 0

A transição de SET de 1 para 0 leva Q do nível baixo (0) ao nível alto (1). Quando SET retornar a 1, o bit 1 mantém-se em Q — armazenamento de 1 bit.

Condição inicial 2 — SET=CLEAR=1, Q=1:

Célula binária setada - segunda condição inicial

Fig. 9.4 — Latch setado, Q inicial = 1

A transição de SET de 1 para 0 leva Q a permanecer em nível alto (1). Quando SET retornar a 1, o bit 1 mantém-se em Q.

Estado "resetado"

Célula binária resetada

Fig. 9.5 — Latch resetado

A análise é similar à anterior, admitindo as duas condições iniciais possíveis.

Tabela-verdade do latch

SetClearSaída
11Não muda
01Q=1
10Q=0
00Inválido

Flip-Flops

Os circuitos sequenciais são aqueles cujas saídas em um instante dependem das entradas naquele instante e das saídas em instantes anteriores. A resposta atual depende da memória — dos dados do passado.

Modelo de circuito sequencial

Fig. 9.6 — Modelo geral de circuito sequencial

Vimos as células de memória (latch), cujo modelo geral é:

Modelo de latch

Fig. 9.7 — Modelo de latch (Flip-Flop genérico)

As células (latch) também são chamadas de Flip-Flop genérico. Embora uma porta lógica isolada não tenha capacidade de armazenamento, várias portas conectadas adequadamente proporcionam memória.

9.2.1 Conceito de Flip-Flops

Duas questões merecem destaque sobre as células de memória:

  1. Possuem um delay de propagação;
  2. São hardware que permite armazenar o estado presente de uma máquina sequencial.

Os Flip-Flops são dispositivos amplamente utilizados nas máquinas de estados finitos síncronas. Utilizam como base de construção a célula binária (latch), entradas de controle e um sinal de clock.

Modelo de Flip-Flop

Fig. 9.8 — Modelo geral de Flip-Flop

9.2.2 Tipos de Flip-Flops com clock

tipo a

Flip-Flop Set/Reset (SR)

Flip-Flop RS

Fig. 9.9 — Flip-Flop SR: representação e tabela-verdade

  • S=1, C=0 Seta a saída em 1, independente da transição de clock
  • S=0, C=1 Reseta a saída em 0, independente da transição de clock
  • S=0, C=0 Mantém a saída igual ao instante anterior
  • S=1, C=1 Combinação não utilizada
Flip-Flop RS - temporização

Fig. 9.10 — Diagrama de temporização do FF SR (observe S,R ambas iguais a 0)

tipo b

Flip-Flop JK

Flip-Flop JK

Fig. 9.11 — Flip-Flop JK: representação e tabela-verdade

  • J=1, K=0 Seta a saída em 1, independente da transição de clock
  • J=0, K=1 Reseta a saída em 0, independente da transição de clock
  • J=0, K=0 Mantém a saída igual ao instante anterior
  • J=1, K=1 Mantém a saída igual ao instante anterior, invertida
O FF JK resolve a combinação indefinida do FF SR — quando J=K=1, o resultado é definido (saída invertida), em vez de ambíguo.
Flip-Flop JK - temporização

Fig. 9.12 — Diagrama de temporização do FF JK

tipo c

Flip-Flop D

Flip-Flop D

Fig. 9.13 — Flip-Flop D: representação e tabela-verdade

  • D=0 Armazena a saída em 0, independente da transição de clock
  • D=1 Armazena a saída em 1, independente da transição de clock
O FF D elimina toda ambiguidade — a saída simplesmente replica a entrada D, sendo amplamente usado para armazenamento simples (registradores).
Flip-Flop D - temporização

Fig. 9.14 — Diagrama de temporização do FF D

tipo d

Flip-Flop T

Flip-Flop T

Fig. 9.15 — Flip-Flop T: representação e tabela-verdade

  • T=0 Mantém a saída igual ao instante anterior
  • T=1 Mantém a saída igual ao instante anterior, invertida
O FF T ("toggle") é amplamente usado em contadores, pois alterna o estado a cada pulso de clock quando T=1.

Teste seus conhecimentos

? Pergunta 1 de 4

No latch NAND, qual combinação de entradas é considerada ambígua/inválida?

? Pergunta 2 de 4

Qual a principal diferença entre um latch e um Flip-Flop?

? Pergunta 3 de 4

No Flip-Flop JK, quando J=1 e K=1, a saída:

? Pergunta 4 de 4

Por que o Flip-Flop T é amplamente usado em contadores?

Para ir além

← anteriorCap. 8 — Fundamentos de Máquinas Sequenciais