Sistemas Digitais · Ibmec RJ
Objetivos de aprendizagem
9.1 / conceito de memória
A memória é um elemento essencial para o funcionamento dos sistemas sequenciais. As saídas dos circuitos sequenciais dependem da entrada em um determinado instante e das saídas relativas às entradas passadas — feedback.
memória
Dispositivo no qual valores binários podem ser armazenados ou retidos até que seja comandada a substituição do valor atual por um novo valor.
Os dispositivos de memória normalmente tratados são os mais complexos, como RAM, ROM etc. Aqui trataremos da unidade mais elementar dessas memórias: a célula binária ou latch.
Fig. 9.1 — Célula binária com portas NAND
A célula possui uma entrada SET e uma entrada CLEAR (ou RESET). Como o circuito é construído com portas NAND, as entradas são ativas em nível baixo (0):
Nenhum efeito sobre a saída. Q e Q̄ permanecem com os valores anteriores.
Q=0 e Q̄=1, permanecendo 0 mesmo que CLEAR retorne a 1.
Q=1 e Q̄=0, permanecendo 1 mesmo que SET retorne a 1.
Saída instável — tenta-se resetar e setar o latch simultaneamente.
Fig. 9.2 — Latch em repouso: condições iniciais Q=0 (a) e Q=1 (b)
Condição inicial 1 — SET=CLEAR=1, Q=0:
Fig. 9.3 — Latch setado, Q inicial = 0
A transição de SET de 1 para 0 leva Q do nível baixo (0) ao nível alto (1). Quando SET retornar a 1, o bit 1 mantém-se em Q — armazenamento de 1 bit.
Condição inicial 2 — SET=CLEAR=1, Q=1:
Fig. 9.4 — Latch setado, Q inicial = 1
A transição de SET de 1 para 0 leva Q a permanecer em nível alto (1). Quando SET retornar a 1, o bit 1 mantém-se em Q.
Fig. 9.5 — Latch resetado
A análise é similar à anterior, admitindo as duas condições iniciais possíveis.
| Set | Clear | Saída |
|---|---|---|
| 1 | 1 | Não muda |
| 0 | 1 | Q=1 |
| 1 | 0 | Q=0 |
| 0 | 0 | Inválido |
9.2 / flip-flops
Os circuitos sequenciais são aqueles cujas saídas em um instante dependem das entradas naquele instante e das saídas em instantes anteriores. A resposta atual depende da memória — dos dados do passado.
Fig. 9.6 — Modelo geral de circuito sequencial
Vimos as células de memória (latch), cujo modelo geral é:
Fig. 9.7 — Modelo de latch (Flip-Flop genérico)
Duas questões merecem destaque sobre as células de memória:
Os Flip-Flops são dispositivos amplamente utilizados nas máquinas de estados finitos síncronas. Utilizam como base de construção a célula binária (latch), entradas de controle e um sinal de clock.
Fig. 9.8 — Modelo geral de Flip-Flop
Fig. 9.9 — Flip-Flop SR: representação e tabela-verdade
Fig. 9.10 — Diagrama de temporização do FF SR (observe S,R ambas iguais a 0)
Fig. 9.11 — Flip-Flop JK: representação e tabela-verdade
Fig. 9.12 — Diagrama de temporização do FF JK
Fig. 9.13 — Flip-Flop D: representação e tabela-verdade
Fig. 9.14 — Diagrama de temporização do FF D
Fig. 9.15 — Flip-Flop T: representação e tabela-verdade
checkpoint
No latch NAND, qual combinação de entradas é considerada ambígua/inválida?
Qual a principal diferença entre um latch e um Flip-Flop?
No Flip-Flop JK, quando J=1 e K=1, a saída:
Por que o Flip-Flop T é amplamente usado em contadores?
referências e aprofundamento