10.1 / convertendo diferentes ff
Convertendo diferentes Flip-Flops
O Flip-Flop JK é o mais versátil dentre os tipos estudados — a partir dele, é possível obter o comportamento de outros tipos de Flip-Flop simplesmente conectando suas entradas J e K de forma adequada.
10.1.1 Convertendo Flip-Flop JK em Flip-Flop D
Analisando o comportamento dos Flip-Flops:
Fig. 10.1 — Comparação de comportamento: FF D desejado vs. FF JK disponível
Para que o FF JK se comporte como um FF D
Basta conectar a entrada E (equivalente à entrada D) diretamente a J, e seu complemento a K:
Quando E=1: J=1, K=0 → seta a saída em 1 (igual ao FF D com D=1). Quando E=0: J=0, K=1 → reseta a saída em 0 (igual ao FF D com D=0).
Fig. 10.2 — Circuito resultante: FF JK operando como FF D
10.1.2 Convertendo Flip-Flop JK em Flip-Flop T
Analisando o comportamento dos Flip-Flops:
Fig. 10.3 — Comparação de comportamento: FF T desejado vs. FF JK disponível
Para que o FF JK se comporte como um FF T
Diferente da conversão para D, aqui é necessário que J e K recebam o mesmo valor — a entrada T é conectada simultaneamente a ambas:
Quando T=0: J=K=0 → o JK mantém a saída (igual ao FF T com T=0). Quando T=1: J=K=1 → o JK inverte a saída (igual ao FF T com T=1, toggle).
Fig. 10.4 — Circuito resultante: FF JK operando como FF T
10.2 / registradores de deslocamento
Registradores de deslocamento (Shift Registers)
Os registradores de deslocamento armazenam bits em células que são transferidos a cada transição de clock. Um registrador de n bits armazena $b_{n-1}b_{n-2}\ldots b_0$. Utiliza-se um banco de n Flip-Flops cascateados, cada um armazenando um bit.
Fig. 10.5 — Shift register de 4 bits com FF D
Utilizando um banco de FF JK, também é possível construir um registrador de 4 bits:
Fig. 10.6 — Shift register de 4 bits com FF JK
Em um diagrama de temporização, observa-se o seguinte comportamento:
Fig. 10.7 — Diagrama de temporização do shift register
Controle assíncrono com enable
Para controlar assincronamente a operação do shift register, conecta-se uma porta AND a um sinal de ENABLE em cada célula de memória:
Fig. 10.8 — Célula de memória do shift register com controle enable
características operacionais
Os shift registers operam para a transferência serial de dados de um barramento de entrada para um de saída. O número de Flip-Flops representa a memória do registrador — quantos bits podem ser armazenados. O primeiro bit carregado será perdido conforme novos bits são deslocados.
10.3 / registradores paralelos
Registradores paralelos
Os registradores paralelos armazenam bits em células que são transferidos a cada transição de clock — assim como os shift registers. Um registrador de n bits armazena $b_{n-1}b_{n-2}\ldots b_0$, utilizando um banco de n Flip-Flops paralelos, cada um armazenando um bit.
Fig. 10.9 — Registrador paralelo de 4 bits com FF D
Um diagrama de temporização pode ser dado por:
Fig. 10.10 — Diagrama de temporização do registrador paralelo
checkpoint
Teste seus conhecimentos
Para converter um FF JK em FF D, qual conexão é necessária?
Para converter um FF JK em FF T, qual conexão é necessária?
Qual é a principal diferença entre um shift register e um registrador paralelo?
referências e aprofundamento