Sistemas Digitais · Ibmec RJ

Cap. 7 — Circuitos
Multiplexadores

leitura ~30 min Prof. Clayton J A Silva Rev 2026.1

Objetivos de aprendizagem

  • Definir o multiplexador como seletor de dados e deduzir sua expressão lógica
  • Interpretar o CI 74151 e seu sinal de enable
  • Projetar conversores paralelo-série (assíncrono e síncrono) e geradores de função com mux
  • Reconhecer o demultiplexador como operação inversa do mux

Conceito

Antes da definição formal, vale observar o comportamento do circuito abaixo, composto por duas portas AND, uma porta OR e um inversor:

I1 I0 S 1 2 Z

Fig. 7.0 — Circuito de motivação: qual é o comportamento da saída Z?

Analisando: quando S = 0, a porta 2 está habilitada (entrada invertida de S em H) e Z = I0. Quando S = 1, a porta 1 está habilitada e Z = I1. A entrada S seleciona qual dado passa para a saída — esse é exatamente o comportamento de um multiplexador.

Os circuitos multiplexadores são também chamados de seletores de dados. São circuitos lógicos que aceitam vários dados de entrada e selecionam um deles em um determinado instante. Atuam como uma chave digital.

tipos de entrada

Possuem entradas de dados e entradas de seleção (ou de endereço). Possuem uma única saída.

Circuito multiplexador

Fig. 7.1 — Circuito multiplexador (visão em chave digital: o código das entradas de seleção determina qual entrada é transmitida para a saída Z)

Para selecionar N entradas de dados, são necessárias pelo menos M entradas seletoras, tal que $2^M = N$.

Analisando um multiplexador com duas entradas de dados — é suficiente uma entrada seletora. A tabela-verdade do circuito:

I1I0SZ
0000
0010
0101
0110
1000
1011
1101
1111

Por inspeção: quando S=0, a saída é igual a $I_0$; quando S=1, a saída é igual a $I_1$. A tabela pode ser simplificada:

SZ
0I0
1I1

A expressão lógica resultante é:

$$Z = I_0.\bar{S} + I_1.S$$

Similarmente, pode-se projetar um multiplexador de 4 entradas. Utilizando portas lógicas, obtém-se o circuito da figura:

Circuito multiplexador de 4 entradas

Fig. 7.2 — Multiplexador de 4 entradas, selecionado por S1S0

Generalizando para um multiplexador de 4 entradas, a tabela-verdade simplificada é:

S1S0Saída
00Z = I0
01Z = I1
10Z = I2
11Z = I3

Circuito integrado de multiplexação

Circuito multiplexador de 8 entradas

Fig. 7.3 — CI 74151, multiplexador de 8 entradas

O CI 74151 possui uma entrada de controle enable ($\bar{E}$). A tabela-verdade relativa ao CI:

ĒS2S1S0Z
HXXXHL
LLLLĪ0I0
LLLHĪ1I1
LLHLĪ2I2
LLHHĪ3I3
LHLLĪ4I4
LHLHĪ5I5
LHHLĪ6I6
LHHHĪ7I7
Quando $\bar{E}$ = H (nível alto), o circuito está desabilitado — Z permanece em L independentemente de S2S1S0. Quando $\bar{E}$ = L, o mux opera normalmente, selecionando a entrada indicada por S2S1S0 em código binário.

Além da saída Z, o CI possui uma saída invertida ($\bar{Z}$) do sinal multiplexado.

O datasheet completo do 74151 → apresenta os detalhes elétricos e mecânicos do CI, além das entradas e saída lógicas.

O CI da Texas Instruments possui alguma modificação na identificação da pinagem em relação ao esquema lógico apresentado.

Aplicações com multiplexadores

Os multiplexadores podem ser usados em aplicações específicas, como:

7.3.1 Mux como conversor paralelo-série

Conversor paralelo-série com multiplexador

Fig. 7.4 — Conversor paralelo-série com multiplexador

princípio de funcionamento
  1. As entradas de dados são conectadas às saídas de um registrador (bits armazenados simultaneamente) — possivelmente vindo de um barramento paralelo, transferidos serialmente.
  2. As entradas seletoras $S_2S_1S_0$ recebem três bits que determinam a entrada a transferir, variando de 000 a 111.
  3. A entrada de controle enable está ativada em nível baixo.
  4. Conforme a variação dos bits de seleção, a respectiva entrada lógica é transferida para a saída Z (e a invertida para $\bar{Z}$).
  5. Se as entradas seletoras variarem crescente ou decrescentemente, os bits do registrador são transferidos serialmente na ordem correspondente.
  6. Quando o enable está em H, o conversor deixa de operar.

A conversão pode ser assíncrona (um circuito ou pessoa ativa a sequência manualmente) ou síncrona — operando automaticamente conforme um sinal de clock, alimentando as entradas seletoras por meio de um contador paralelo síncrono.

Saída de um contador síncrono

Fig. 7.5 — Saída de um contador paralelo síncrono

Esses sinais são gerados por contadores paralelos — produzem os bits simultaneamente, podendo operar em contagem crescente ou decrescente:

ContagemBAClock
0000
1001
2010
3011
4100
5101
6110
7111

A figura ilustra o mux como conversor paralelo-série síncrono, utilizando o sinal de um contador paralelo. O sinal de clock pode alimentar a entrada seletora menos significativa:

Conversor paralelo-série com multiplexador síncrono

Fig. 7.6 — Conversor paralelo-série síncrono

O período de $S_0$ é a metade do período de $S_1$, que por sua vez é a metade do período de $S_2$. O período de $S_0$ corresponde ao tempo em que cada bit do registrador é transferido serialmente.

7.3.2 Mux como gerador de funções

Gerador de funções com multiplexador

Fig. 7.7 — Gerador de funções com multiplexador

princípio de funcionamento

As entradas seletoras são as variáveis booleanas independentes da função. Cada combinação das entradas corresponde à conexão da entrada de dados com 0 ou 1.

A tabela-verdade referente à função obtida pelo circuito:

ABCZ
0000
0011
0101
0110
1000
1010
1100
1111

7.3.3 Implementação prática com o 74HC151

Na prática, o mux de 8 entradas (ex.: 74HC151) implementa diretamente qualquer função de 3 variáveis: basta conectar cada entrada de dados ($I_0$ a $I_7$) a 0 (terra) ou 1 (Vcc, via resistor de pull-up) de acordo com a linha correspondente da tabela-verdade, e ligar as variáveis booleanas A, B, C às entradas seletoras $S_0, S_1, S_2$.

74HC151 AS0 BS1 CS2 E̅→GND I0I1I2I3 I4I5I6I7 0 0 0 1 0 0 0 1 Z

Fig. 7.7b — 74HC151 fiação fixa implementando uma função de 3 variáveis (exemplo: linhas 011 e 111 em nível alto)

Essa técnica permite implementar qualquer função booleana de até 3 variáveis sem necessidade de simplificação (Mapa de Karnaugh ou Soma de Produtos) — basta "cabear" a tabela-verdade diretamente nas entradas de dados do CI.

Demultiplexador

Os demultiplexadores realizam a operação inversa do mux.

Demultiplexador

Fig. 7.8 — Demultiplexador

Algumas operações propiciadas pelo demux são inversas às do multiplexador, como o conversor série-paralelo:

Conversor série-paralelo com demultiplexador

Fig. 7.9 — Conversor série-paralelo com demultiplexador

Assim como no mux, a conversão pode ser assíncrona (sinais de seleção variando manualmente, controlados por um circuito controlador) ou síncrona, com os bits seletores $S_2S_1S_0$ alimentados por um contador paralelo síncrono, referenciado pelo sinal de clock:

ContagemCBA
0000
1001
2010
3011
4100
5101
6110
7111
No conversor paralelo-série síncrono com demux, o sinal de enable ($\bar{E}$) costuma ser controlado por um circuito controlador que habilita a transferência apenas durante a janela de contagem completa (000 a 111), evitando leituras espúrias entre ciclos.

Datasheets de referência

Teste seus conhecimentos

? Pergunta 1 de 3

Para multiplexar 8 entradas de dados, quantas entradas seletoras são necessárias no mínimo?

? Pergunta 2 de 3

No 74151, quando Ē = H (nível alto), o que ocorre?

? Pergunta 3 de 3

No mux usado como gerador de funções, o que representam as entradas seletoras?

Para ir além

← anteriorCap. 6 — Codificadores e Decodificadores