Cap. 5 — Barramento | Arquitetura de Computadores

5.1 / classificação funcional dos barramentos

Classificação funcional dos barramentos

O barramento é o meio de comunicação pelo qual os elementos da arquitetura se comunicam, veiculando sinais elétricos. Os barramentos não armazenam dados.

Fig. 5.1 — Classificação funcional dos barramentos: dados, endereços e controle

Barramento	Função
Dados	Veicula bits das instruções armazenadas em memória e os dados operados — bi-direcional (escrita e leitura)
Endereços	Designa a fonte ou destino dos dados — indica endereço de memória ou porta de E/S
Controle	Veicula comandos e informações de temporização entre os elementos do sistema

Sinais de comando veiculados pelo barramento de controle:

Sinal	Função
Escrita em memória	Grava os dados do barramento de dados na posição indicada pelo barramento de endereços
Leitura de memória	Operação inversa à escrita
Escrita em porta de I/O	Envia dados do barramento de dados para o dispositivo de I/O
Leitura de porta de I/O	Operação inversa
Acknowledge	Confirmação de transferência de dados no barramento
Requisição do barramento	Dispositivo solicita controle para transferência de dados
Autorização de concessão	Indica que a requisição do barramento foi autorizada
Requisição de interrupção (IR)	Dispositivo requisita uma operação ao processador
Confirmação de interrupção	Processador confirma o pedido de interrupção
Relógio	Temporização das operações
Reset	Inicializa todos os módulos do sistema

largura do barramento

Número de linhas distintas, cada uma trafegando 1 bit de dados, endereço ou controle. Maior largura do barramento de dados → mais bits transferidos por vez. Maior largura do barramento de endereços → mais posições endereçáveis pelo processador.

5.2 / estrutura do barramento

Estrutura do barramento

O barramento do sistema é um conjunto de condutores elétricos que se estende por todos os componentes. A maioria dos sistemas usa múltiplos barramentos, organizados hierarquicamente.

operação

a. Módulo envia dados a outro módulo

Obtém o controle do barramento
Envia os dados

operação

b. Módulo requisita dados de outro módulo

Obtém o controle do barramento
Envia uma requisição de transferência de dados
Aguarda os dados requisitados

Fig. 5.2 — Estrutura hierárquica: barramento local, de sistema, de expansão e de alta velocidade

Barramento	Interliga
Local	Processador, memória cache e outros dispositivos de alta velocidade
Sistema	Memória principal — isola o processador das transferências entre I/O e MP
Expansão	Dispositivos de I/O, via interface com armazenamento temporário de dados
Alta velocidade	Dispositivos que exigem desempenho superior

O controlador da cache conecta-se tanto ao barramento local quanto ao barramento de sistema. Embora isole o processador, o barramento de sistema isoladamente ainda não é uma solução totalmente eficiente — daí a necessidade dos demais níveis.

5.3 / multiplexação de barramento

Multiplexação de barramento

As linhas de barramento podem ser dedicadas (função fixa, associada a um subconjunto de componentes) ou multiplexadas (a mesma linha serve a mais de uma função).

Fig. 5.3 — Multiplexação no tempo: mesma linha de barramento usada para dados e endereços, em janelas temporais distintas

Exemplo comum: multiplexar a mesma linha para dados e endereçamento. É necessário sinalizar, no barramento de controle, se os bits referem-se a um endereço válido — e não usar dados e endereços na mesma janela temporal (multiplexação no tempo).

A vantagem de multiplexar dados e endereços é economizar espaço e custo do circuito.

5.4 / protocolos de barramento

Protocolos de barramento

Protocolos são regras que definem a comunicação entre os elementos do sistema computacional.

5.4.1 Arbitração de barramentos

Como apenas uma unidade pode transmitir por vez, é necessário um método de arbitração:

Fig. 5.4 — Métodos de arbitração: centralizado (árbitro único) e distribuído (lógica em cada módulo)

Método	Característica
Centralizado	Um único controlador de barramento (árbitro) aloca o tempo de uso para cada módulo
Distribuído	Cada módulo contém lógica de controle de acesso; módulos agem em conjunto para compartilhar o barramento

Fig. 5.5 — Master (ativo, inicia a transferência) e Slave (passivo, aguarda requisições)

5.4.2 Temporização de barramentos

Refere-se ao modo pelo qual os eventos são coordenados — dois esquemas básicos:

Fig. 5.6 — Temporização síncrona (referenciada por clock, sujeita a wait states) e assíncrona (handshake requisição/acknowledge)

Esquema	Funcionamento	Trade-off
Síncrona	Eventos referenciados por uma linha de relógio no barramento de controle; o master disponibiliza sinal de escrita/leitura e, após um número de ciclos, o slave está pronto	CPU pode entrar em estado de espera (wait state) — perda de performance
Assíncrona	Um evento depende do evento anterior — o master sinaliza a operação, o slave reconhece e devolve um acknowledge	Mais eficiente, porém mais complexa de implementar

5.5 / padrões de barramento

Padrões de barramento

Cada padrão define protocolos de comunicação e padrões físicos, lógicos e elétricos.

Padrão	Largura	Clock
ISA (Industry Standard Architecture)	8 bits (16 bits)	8,33 MHz
PCI (Peripheral Component Interconnect)	32 bits	33 MHz
AGP 1.0 (Accelerated Graphics Port)	32 bits	66 MHz
PCI-X 1.0	64 bits	66 / 100 / 133 MHz
PCI-X 2.0	64 bits	266 / 533 MHz

Fig. 5.7 — Barramento PCI-X

checkpoint

Teste seus conhecimentos

Pergunta 1 de 3

Qual barramento é responsável por designar a fonte ou destino dos dados transferidos?

Pergunta 2 de 3

Na arbitração centralizada de barramento, quem aloca o tempo de uso para cada módulo?

Pergunta 3 de 3

Por que a transmissão assíncrona, embora mais eficiente, é menos usada em alguns contextos?